스터디모드 10문제
진행중
문제를 풀지않고 휴식하면서 학습할 수 있는 모드입니다.
879812
13454
1. P형 기판을 갖는 MOS 용량 구조에서 게이트 금속 극판의 전압 VGS가 기판 전압 VBS 보다 큰 경우 VGS가 증가함에 따라 전계가 증가함으로써 실리콘 경계면에 전자가 모여 형성된 층은?
-
1
축적층(accumulation layer)
-
2
공핍층(depletion layer)
-
3
반전층(inversion layer)
-
4
차단층(cut-off layer)
[3]
오류 내용 신고
13454
https://gongquiz.com/main/pages/search.php?q=%EB%B0%98%EB%8F%84%EC%B2%B4%EC%84%A4%EA%B3%84%EC%82%B0%EC%97%85%EA%B8%B0%EC%82%AC
https://gongquiz.com/main/pages/P%ED%98%95+%EA%B8%B0%ED%8C%90%EC%9D%84+%EA%B0%96%EB%8A%94+MOS+%EC%9A%A9%EB%9F%89+%EA%B5%AC%EC%A1%B0%EC%97%90%EC%84%9C+%EA%B2%8C%EC%9D%B4%ED%8A%B8+%EA%B8%88%EC%86%8D+%EA%B7%B9%ED%8C%90%EC%9D%98+%EC%A0%84%EC%95%95+VGS%EA%B0%80+%EA%B8%B0%ED%8C%90+%EC%A0%84%EC%95%95+VBS.quiz?mode=study&quizNo=879812&historyNo=reset&cateNo=705&p=1
[]
[879812,879813,879814,879815,879816,879817,879818,879819,879820,879821]
{"879812":[1,2,3,4],"879813":[1,2,3,4],"879814":[1,2,3,4],"879815":[1,2,3,4],"879816":[1,2,3,4],"879817":[1,2,3,4],"879818":[1,2,3,4],"879819":[1,2,3,4],"879820":[1,2,3,4],"879821":[1,2,3,4]}
study
118577131
-1
0
0
P형 기판을 갖는 MOS 용량 구조에서 게이트 금속 극판의 전압 VGS가 기판 전압 VB... - 반도체설계산업기사 (2018년 4월 28일 기출문제) #공퀴즈 #닷컴
카카오스토리
URL 복사
